玻璃基板产业深度解析：AI算力封装的关键瓶颈与机会

私信问的比较多，前几天在“山人THU”上做了一个专题分享，这里在把内容分享一次。

初次接触玻璃基板这个概念，是25年10月份自驾出去玩路过苏州的一个工厂，打着广告称自己可以生产显示芯片用的封装基板；第二次深入接触，是今年3-4月份，在杭州和一个老朋友一起吃饭，一个封测行业的老兵，讲到25年下半年他们就陆续不断接到一些客户，找他们尝试用玻璃基板做算力芯片载板基座封装，且今年有此类需要的客户持续在增多，觉得新鲜，后面的情况就是多找这位老朋友请教学习，自行系统性的去学习这个产业。

先厘清楚玻璃基板是什么？

国内做玻璃的企业很多，做显示玻璃的也很多，都是放在全球能打的国内优势产业，但和封装领域用的玻璃基板又不是同一个东西，制造环节的工艺完全是两码事，薄、平整是对玻璃基板在芯片、光模块封装应用中最基本的要求，一个是纳米级的平整度（Ra小于0.5nm），要在上面进行光刻布线，线宽要缩放到1um，甚至到纳米级别，一个是大几十微米的平整度要求，只追求光学上的均匀性，也不需要打孔，支持不了光刻，只需要最成熟的TFT工艺就可以满足，原材料都是玻璃，而玻璃基板最多是在原有玻璃材料的基础上，掺杂一些氧化铝或者金刚石粉体，用来提升热传导性能，但在后期的制造工艺、技术规格上完全是两个物种。

所以，看到一些做液晶显示的企业，突然说自己也可以做玻璃基板，还用在半导体领域，要注意分辨。未来玻璃基板这个产业的规模化制造，本质是国内玻璃显示产业和半导体制造产业的一种互相融合，多学科多产业的综合产物。

封装的结构是什么？

下面这张图，比较完整的反映了一个计算功能器件模组的封装构成，核心无非是由bonding、interposer、substrate、bonding balls、spreader、RDL及各类芯片die组成。

现在AI算力硬件层面，我们指芯片及封装集成方面，国内算力卡主要卡在混合键合上，也就是bonding环节，海外算卡封装集成则卡在interposer和substrate环节，高端高速大尺寸算卡则增加了tgv和RDL难点。

从这些结构材质来看，bonding线主要用金、铜为主，也有用铝和银的；中阶层interposer目前主流仍是硅；载板substrate目前主流以树脂类为主，高端AI芯片等则用ABF板子（ABF原料被日本味之素垄断全球90%以上供给，能想象到是被已经味精企业卡全球脖子吗？笔者曾研究阜丰集团时，跑遍国内所有味精生产工厂，才了解到其中一种味精生产工艺的副产物便是用在半导体高端领域的ABF膜），该两类载板均是有机板，未来的方向代表是玻璃基板；盖板spreader主流用金属铜或不锈钢，高端领域会用到陶瓷盖。

目前现有所用材料体系，随着AI芯片及封装尺寸的放大，伴随着芯片功率提升，散热、温升、功耗都会对现有材料体系带来很大的考验，而这些点会直接关联到高端芯片算卡的经济性问题。

讲到封装结构，顺便提一下传输速率问题。当前主流的SerDes速率是224Gbps，也就是常听到的单通道信号速率（我们常说的800G宽带，指的便是4条通道方案），这是目前AIDC的量产方案，代表市场高端路线，汽车领域目前只有6-18Gbps。但所有行业对传输速率的要求是永无止境的，信号传输在现有的物理框架下只会越来越快，就像现在很多移动动力能源领域对电池的能量密度需求永远不会止步，未来AIDC对下一代SerDes要求448，但新技术量产是个未知数。

这些变化趋势，有一个确定的点，便是速率越高，又会引发新的一些列散热、温升、功耗问题，对材料的要求只会越来越高（这可能是材料专业未来真正的光）。

产业发展的走势为什么非玻璃基板不可？

讲这个问题之前，先梳理下当前束缚科技加速发展的最关键瓶颈是什么？我个人理解，是“数据传输的速率”和“功耗散热”两大问题。

记得英伟达2020年发布A100时算力有624个tfllops，到26年的Rubin达到17500个算力，增长28倍，但同时期6年内数据之间的互联速度只增长了6倍（从早期600Gb/s到今年3.6Tb/s），而且3.6T还要等到27-28年才能放量，今年只是1.6T的放量，可以说数据传输速率远远落后于算力的增速，也可以理解是我们现有的数据中心硬件架构体系，完全没有充分挖掘出GPU、CPU、AISC等这些AI芯片的计算潜力。

再看散热功耗的问题，别看似是一个小小的散热问题，但却是数据中心长期运营下来能不能最终赚钱的核心经济变量，也是一个最大的可变成本项。例如在传统的云数据中心成本中，15年运营周期来算，总电费支出占整个TCO的30-45%，而电费会占据整个运营成本的50%左右；但，问题是，原来的服务器单机功率大约400-500w，到了英伟达的H100和B200单机功率达到50-120kw，以前的风冷，只能改上液冷，到了AIDC阶段，电费占TCO比例只多不会少，有人测算过要达到45-55%，且AIDC的寿命也在缩减，目前行业普遍按10-12年计，电费占整个生命周期的运营成本会来到50-60%，甚至更高。

其实，也有实际的案例可以反映这个现象，以上海一个A级智算中心为例（具体我就不讲名字了，有兴趣的自己去查，都是公开资料）。大概3000多个机柜，风冷液冷机柜都有（液冷500多个吧），设计的PUE小于1.25，项目CPAEX是12亿（包括土建、机电和IT设备），10年运营费用测算是28亿（电费20亿，其他运维6亿），10年整个TCO有38亿，算下来电费整体占比53%，超越CPAEX建设成本。

除了显而易算的成本问题，还有一个隐性问题，散热做的不好，GPU要被迫降频，意味着部分算力要进一步被损失；此外，当数据中心及机柜温度升高至70-80度左右时，芯片性能会大幅降低，且长时间处于该温度下，先进的薄基AI芯片卡会发生曲翘，一个机柜出现一两个芯片或板卡曲翘现象，基本就判定这个机柜报废了。这也就是为什么，我们常听到“数据中心一半的支出要付电费，电费里四五成要用来散热”的说法是常见现象；也是为什么现在监管也在约束，现在国内很多地方要求新建AIDC的pue要小于1.25（原来一般是1.5左右），才给批。

以上两大致命问题聊清楚了，也就明白为什么像光互连、液冷等这些产业链是市场持续不断要挖掘交易的方向，因为这些方向的产业端技术进步与发展，是真正能解决困扰AI发展瓶颈的技术方案。而这些能解决产业发展瓶颈的方向，永远都是供需持续错配的方向。

再从物理的角度看看玻璃基板做替代的必要性

1）解决尺寸放大后的曲翘问题。过去我们电脑/手机中常用的逻辑芯片，一个die规格以10x10mm最为常见，最多也是到45x45mm，对应当前仍占主流的BGA载板规格是45x45mm，厚度1.5mm都算薄的，线宽精度高的在25-20um，在这样的设计规格框架下，传统的高端ABF板子、普通树脂板子是完全可以适用的。但现在AI芯片已经越做越大，载板的尺寸已经跟不上芯片尺寸的放大速度，目前英伟达的H200/B300芯片规格普遍采用110x110mm及以上的尺寸，考虑其2颗gpu配12颗HBM芯片，封装载板规格要来到310x310或510x515mm，同时大芯片已经超薄化发展（对剪薄设备需求利好），在大尺寸规格下，传统载板封装后发生的曲翘现象是不得不面临的一个物理问题；而且目前chiplet技术发展只会对载板尺寸要求更大。

从这张最近流行的图感受下现在玻璃基板510x510规格的大小：

2）RDL线宽精度问题。传统载板目前能支持最小25-20um精度，但AI芯片封装线宽要求已经缩放至5um左右及以下，为了增加I/O密度，台积电即将量产的CoPoS工艺已经缩放至2um，这是现有主流载板完全无法支持的规格，玻璃基板的纳米级平整度完全可以支持光刻级的精细布线。

3）提升载板内信号传输速率和信号质量。几十厘米的载板，线路长度可能达到米级别，ABF/树脂介电常数基本都在4以上，玻璃基可以低至1.3（高硼玻璃更低），这个常数越高，意味着电损耗（即信号衰减）越高，根据目前一些流露出来的实验室测评数据表现，在高频高速条件下，两者之间差异在15倍以上。另外，在高速情况下，信号在有机类载板上会频繁产生信号串扰，信号完整性受到挑战，玻璃基作为天然绝缘体，电阻极高，能极大有效地减少信号串扰和噪声。

4）热膨胀与散热。其实这两点也可以说是同一个问题，ABF/树脂都是有机类载板，在AI数据中心散热问题越来越突出的情况下，有机材料因为温升带来的热膨胀问题会不断被放大，膨胀引发的开裂，直接造成断路报废。玻璃基和硅芯片的材料成分同属硅材料体系，热膨胀系数接近，无机体系本身更耐温，膨胀发生也是晶格同取向变化，在高端数据硬件封装中，玻璃基的天然优势更显突出。

从以上几个角度去看，AI芯片越发大尺寸发展、越往高速高频化发展，上述问题只会不断放大，不论是AI芯片的封装、还是cpo的封装、还是chiplet技术用到的封装，这些高端市场产品技术中所用到的基座载板、中阶层（interpose，目前主流是硅中阶层），未来都会是玻璃基板要替代的地方。

玻璃基板商业量产的瓶颈在哪里？

但为什么海外Rubin系列产品迟迟放不了量，国产算力也放不了多大的量，除了良率本身这个问题，Rubin卡在了台积电的CoWoS良率与HBM供给，CoWoS难在产能缺，所以国内盛和长电等吃了不少外溢单子，而适配下一代算卡技术的CoPoS工艺则卡在了玻璃基板的生产问题上；国内算力卡则卡在了国内先进封装（仍是CoWoS）的良率上，而国内先进封装则卡在了Hybrid Bonding，也就是混合键合设备和工艺。

玻璃基板的商业量产，一直是产业发展的瓶颈，其实英特尔、MRVL、康宁等海外公司已经布局有几年时间，尤其以英特尔的技术打磨最为突出（当年也是因为先进制程工艺放缓，而去尝试先进封装工艺衍生出来的玻璃基板技术），他们这些海外巨头的技术发展与现状，我不再赘述，网上有很多新闻资料，可以自行去查找。我大致梳理下目前这个产业距离量产面临的核心关键问题有哪些点？而这些点正是我们要去挖掘的机会：

1）控制厚度，比如中游制造商从康宁或国内彩虹等手里买来玻璃原片，要先抛磨，获得超平整的光滑面和均匀的厚度，一般从原厂拿来的玻璃厚0.4-0.8mm，原厂ttv大约有50um，但需要制造商自己抛磨至2um甚至以下，这是保障后续光刻划线的基础，很多厂商很难做到这一点，所以，控制厚度是第一个难点。

2）打孔，也就是tgv，这是硅穿孔（tsv）延伸而来的技术，以前在硅片上打孔，因为硅本身有序的晶体结构可以做出平整完好的导电孔，但因为前文讲过尺寸扩大后硅也有曲翘问题，从而改用玻璃基，但玻璃基因无有序晶体结构，做出来的孔结构粗糙缺陷多、且会引发玻璃裂纹，目前产业端英特尔已经解决了穿孔常发生的玻璃微裂纹问题，产业真正瓶颈来到了tgv的深宽比，也就是大家可能会看到的10:1、50:1、100:1等参数，比值越大，孔深越大或孔径越小，从孔径来看，产业端现实是，业内目前做的最好的是5um，海外企业，国内最好目前能做到10um左右。tgv设备商和中游制造商成为整个产业发展的核心环节。

3）填孔，是为了形成导电通路，但产业目前也面临填孔有空洞、金属难附着的问题，这些和孔结构的一致性（孔壁是否光滑、有无缺陷）、靶材都有关系，最后便是填孔设备，也是进一步优化填孔问题的关键点。

一路梳理下来，只要逻辑上理解得好，就会明白不是所有的玻璃显示类企业都能做玻璃基板，也不是所有的激光设备商都能做好打孔这件事。一块510x515的玻璃上打几万个孔，以前产业上也没遇到过，还要不出错，rdl精度要控制到亚微米级别，以前的封装大厂也没遇到过，但这些事做好了，却是AI算力基建层面一次大的突破，会在前文开头提过的互联速率和散热功耗两大难问题上，带来真正意义上的优化与平衡。

目前产业推进最快还是北美，其次是台湾、韩国，但为了加快最新的AI卡出货，产业短期倾向选择折中路线，选择夹层玻璃基板，保留上下层的ABF膜，硅中介层仍会在部分场景保留应用，但理论上来讲，玻璃基板是终极方案的趋势不会变，更多还是要看产业技术的突破进展。

具体标的，讲个大致范围，大家可以自行去研究挖掘。

上游，主要是设备，目前产业方面反馈，帝尔做的还不错，德龙给好几家也在送样验证，和京东方合作比较久，当然最好的设备标的在德国LPKF，我们绝大部分普通人可能参与不了，有人会给我提大族，承认大族的体量的确大，但优势在焊接/切割，我在之前的山人THU上讲过，在TGV方面布局相对晚了些，也不排除人家后期追赶的快。上游的玻璃原片，暂时没有可看的，好的都在海外。另外还有个填孔设备，东威做的不错。

中游，主要是代工，京东方不用不怀疑，人家已经都做出来了小量大片，另外实掉反馈沃格的技术的确强，蓝特大概率会拿到北美头部设计厂的代工，可以好好挖挖，彩虹也有希望追赶，但这个公司没有实调过，不好评估，有熟悉的球友可以更新交流。

这些只是这个产业初步盘下来的一个情况，产业肯定是足够大，市场也在学习，随着产业的发展推进，会不断有新的问题暴露，从而产生新的产业矛盾机会。

$沃格光电(SH603773)$ $帝尔激光(SZ300776)$ $德龙激光(SH688170)$

#玻璃基板 # #先进封装#